

(11)Publication number:

01-284893

(43) Date of publication of application: 16.11.1989

(51)Int.CI.

G09G 3/20

(21)Application number: 63-115561

(71)Applicant: SHARP CORP

(22)Date of filing:

12.05.1988 (72)Inventor:

HISAOKA AKIJI


**FUJII KATSUMASA** 

## (54) DOT MATRIX SYSTEM DISPLAY DEVICE

## (57)Abstract:

PURPOSE: To select a high definition display device by amplifying outputted results in case of reading out a test signal through an amplification circuit and discriminating the delicate difference of display luminance every picture element.

CONSTITUTION: An invertor is constituted of a display body driving transistor Tr2, a readout Tr3, a column selection Tr4, a test signal output control Trsw and a load resistance Re. At such a time, the potential of the terminal T of the invertor is determined according to the signals accumulated in a driving voltage accumulation capacity Cv if the circuit is normal. When the potential of the terminal T, determined thus, is inputted in the amplification circuit A, the potential of the terminal T is a little lowered by the amount of the threshold voltage of a Trd and transmitted to a terminal Vv to be read by a tester T. Since the threshold voltage of the Trd can be controlled, the potential of the



terminal T', that means, the potential of the accumulation capacity Cv, can be accurately read out if the Tr2, Tr3 and Tr4 accurately act.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]


[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# **圆日本国特許庁(JP)**



## ②公開特許公報(A) 平1-

平1-284893

**®Int.Cl.** 4

識別記号

庁内整理番号

@公開 平成1年(1989)11月16日

G 09 G 3/20

7335-5C

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

ドット・マトリックス方式表示装置

②特 頤 昭63-115561

@出 頤 昭63(1988) 5月12日

⑩発明者 久岡

明次

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

**@発明者 藤井** 

克正

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

の出 顧 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

仰代 理 人 弁理士 杉山 毅至 外1名

g **49** #

1. 発明の名称

ドット・マトリックス方式表示装置

- 2. 特許請求の範囲.
  - 1. 単位画素をマトリックス状に配列し、各画素 毎に、表示体を駆動する駆動トランジスタと、 駆動のための映像信号を供給する書き込みトランジスタと、駆動トランジスタの出力レベルを 外部へ引き出すための読み出しトランジスタと を有し、各画業毎の画象を構成する回路のテストを電気的に行えるようにしたドット・マトリックス方式表示装置であって、特にしる工上に 蛍光体を付着して発光表示させる蛍光画像を 管において、前配回路の画素部分は微少電流で 駆動しており、テスト信号読み出しの際、出力 結果を電流増幅し、各画素毎の表示輝度の微妙 を整を判別することが可能な構成となったこと を特徴とするドット・マトリックス方式表示装
- 3. 発明の詳細な説明

## <産業上の利用分野>

本発明は、ドット・マトリックス状に配散した 単位画素毎に、表示体駆動トランジスタ、書き込みトランジスタおよび競み出しトランジスタを値 えたテスト可能なドット・マトリックス方式表示 装置の内、特にLSI上に蛍光体を付着して発光 表示させる蛍光画像表示管に関するものである。 〈従来の技術〉

を駆動する時、外部との接続線の容量や抵抗等の 負荷が大きく、「画素当りの制定に時間を要する という欠点がある。

そこで、本質と同一出版人は、前記欠点を解消 したドット・マトリックス方式表示装置を実出し、 昭和60年7月5日付けで既に出版している(特 風昭60-148898。特開昭52-9898)。 との表示装置を第.8 図により簡単に説明すると、 ドット・マトリックス状に配置された表示案子 8 が垂直走査回路!および水平走査回路2によって 駆動されるものにおいて、各表示案子 8 毎に、書 を込みトランジスタTt1,表示体駆動トランジ スタTr2.読み出しトランジスタTr3および 入力信号蓄積容量C▽が設けられ、列選択トラン ジスタTr4により選択される。 ある面索をテス トする場合、今仮に例示した第1列第1行の画業 をテストする場合について考えると、各トランジ スタTr2.Tr8,Tr4,割御トランジスタ Traw.および負荷業子Re によりインパータが 形成される。この時、回路が正常であれば、蓄積

によるテストでは、面質品位が高いか低いかの判 定ができなかった。

#### <課題を解決するための手段>

本発明は構記従来の問題点に鑑み、これを解消するためになされたもので、ドット・マトリックス方式表示姿置、特に、世光直像表示管にかいて、各表示画素毎の良、不良を判定するものであって、飲み出しの際の出力結果を増幅回路に通して出力結果を増幅し、各画素毎の表示輝度の微妙を差を判別することが可能な構成としたことを要旨とするものである。

#### <突施例>

以下、本発明の一実施例を群説する。

第1図において、第3図と同一若しくは同等のものには、同一の符号が付してあり、第3図においてインバータからなる利定回路Inv を、第1図においてはトランジスタでrd と抵抗Rdからなる増幅回路Aに関係した点において相違している。

第1因に示す、本発明の実施例装置の動作につ

容量C v K 審積された信子 C 応じてインパータの 場子T・の電位が決まる。 こうして決定された場 子T・の電位の高、低をインパータから成る判定 回路 I n v で判定し、その結果を出力傾倒トラン ジスタ T r out を通して出力する。 この時、判定 回路 I n v の回路の設計において充分に外部を駆 動できるよう定数を決定する事で、外に接続され る負荷の駆動を容易にする事ができ、テストが高 速化されるものである。

## <発明が解決しようとする課題>

前記表示装置は、単位画素の良。不良の判定を高速化できる顕著を効果を奏するものであるが、 値かに問題が残る。即ち、前記装置では、各画素を構成するトランジスタの短絡や断線の判断は可能であるが、判定回路Invの"良"及び"不良"の判定レベルが常に一定であって変更不可能であるため、各トランジスタの駆動能力の差、即ち各画素毎の表示の輝度の微妙な差を検出するのが困難である。特に蛍光画像表示管においては輝度の微妙な差が函質を悪くする。従って、前述の装置

いて説明する。

先ず、第1列第1行の画案をテストする場合を

入力制御トランジスタTrin、列選択用トランジスタTr1をオンスタTr1をおとにより、Vv 端子より入力された信号が、蓄積容量Cv に蓄積される。Cvに蓄積された信号は、表示体駆動トランジスタTr2を制御して表示体 8 の輝度をコントロールする。Cの 既、出力制御トランジスタTrout、負荷制御トランジスタTraw、読み出しトランジスタTr3 はオフにしておく。ここまでの動作でテスト信号の表示体への書き込みを行う。

次に、入力制御トランジスタTrin、書き込みトランジスタTrlをオフにし、出力制御トランジスタTrout、 負荷制御トランジスタTrsw、読み出しトランジスタTrs をオンすると、第2 図に示すような等価回路を形成する。テスト信号 読み出しの際の動作については、この第2図を用いて説明する。

特開至1-284893(3)

Tr2.Tr3.Tr4.Tr よびRe によりインパータを形成し、蓄積容量Cv に苦えられたテスト信号の電位と、Tr2.Tr3.Tr4の良・不良に応じて、漢子T'の電位が定まる。この点の電位を増幅回路Aに入力すると、T'の電位はTrd のしきい値電圧(FETの電流が流れ始める電圧)の分若干低下してVv 端子に伝えられ、テスタTで読み取られる。Trdのしきい値電圧は、制御可能であるため、Tr2.Tr3.Tr4が正しく動作していれば、T'の電位、即ちCv の電位は正確に読み出せる。

#### <発明の効果>

本発明の増幅回路を内蔵した目的は、値位の伝達を主とするものではなく、特に蛍光画像表示管の画楽部分の駆動電流が優少であるため、テスタッが変を受けるく、本来ないはからべき方点の一切が配の内部抵抗Rt人に流れることを防ぐことを主としている。この動作は、第3図にかけるInv回路でも可能であるが、本発明によれば、画素部分のトランジスタの駆動能力の差やばらつきを検出することができ、高品位の表示装置の週別を行なりこ

Trout : テスト信号出力制御トランジスタ Trsw : テスト信号出力制御トランジスタ T: テスタ

Rt :テスタ内部抵抗。

代理人 弁理士 杉 山 毅 至(他1名)

(3) とが可能とたる。

### 4. 図面の簡単な説明

第1図は本発明のドット・マトリックス方式表示装置の一実施例の構成図、第2図は本発明のテスト実行時の等価回路図、第3図は従来装置の構成図である。

#### 符号の説明

1:垂直走夜回路

2: 太平走査回路

Tェし:番を込みトランジスタ

Tr2:表示体駆動トランジスタ

Tr3:読み出しトランジスタ

3:表示素子

Tェ4:列選択トランジスタ

Cv : 函動電圧蓄積容量

Re : 負荷抵抗

A:增幅回路

Trd :増幅回路トランジスタ

Rd :增幅回路抵抗

Trin :映像信号入力制御トランジスタ

